Ячейка памяти 1 бит

Электронная схема ячейки памяти состоит из одного D-триггера микросхемы К1533ТМ2.

Импульсы синхронизации подаются в схему памяти с генератора низкой частоты на вхдод C D-триггера. Установка состояния ячейки памяти в 1 или 0 прозводится с помощью двух кнопок. Резистор 1 кОм работает в цепи положительной обратной связи. С помощью светодиода существляется контроль состяния ячейки памяти.

Ячейку памяти собрали на макетной плате.